设计服务
Design Service逻辑综合 · 物理实现 · 流片量产。支持时序收敛、低功耗设计、多角多模签核与量产落地。
Digital Backend · IC Design · Consulting · Training
上海寰宇芯途电子有限公司
On-time, high-quality delivery.
65nm-3nm 工艺节点
50+ 成功流片
100% 一次成功率
>3.4GHz 高频芯片
1017mm² 超大规模 Die
1530亿+ 晶体管规模
About UCS
成立于 2015 年底，专注数字后端与集成电路工程交付。
上海寰宇芯途电子有限公司由资深后端工程团队组成，面向高性能、大规模和先进工艺项目提供可落地的设计交付与工程支持。
团队精通业界主流 EDA 工具，具备全流程数字后端设计支持能力，帮助客户推进从架构评估到签核量产的关键节点。
Services
公司业务
设计服务、技术咨询、人才培训，覆盖先进工艺后端实现与企业能力建设。
技术咨询
Consultant系统架构 · 工艺选型 · 风险评估。提供 PPA 评估、全芯片布局规划、先进工艺选型、成本控制与项目管理支持。
人才培训
Training实战教学 · 企业内训 · 工具应用。基于 GF/TSMC 已流片芯片案例，提供低功耗、DFM、时序、Redhawk 和后端流程培训。
流程开发
Flow & Tools帮助客户建立自有后端流程及 Checklist 体系，并结合自主 Timing Analyzer/Fixer 工具提升复杂路径优化效率。
UCS
Workflow
从评估到签核，支撑全流程后端设计
- 架构评估预判 PPA、规格瓶颈和工艺风险。
- 物理实现推进综合、布局布线、低功耗和时序优化。
- 签核量产完成物理验证、DFM、良率优化与流片支持。
Careers
加入我们
数字前端设计工程师
参与芯片前端设计与交付，负责模块 RTL、功能验证协同、综合约束和前后端接口收敛。
- 岗位职责
- RTL 设计、Lint/CDC 检查、综合约束、时序问题定位、与验证和后端团队协同。
- 任职要求
- 熟悉 Verilog/SystemVerilog、数字电路基础、脚本自动化；有 SoC/IP 项目经验优先。
数字后端设计工程师
面向先进工艺和大规模芯片项目，负责从 floorplan 到 signoff 的后端实现与优化。
- 岗位职责
- Floorplan、place/CTS/route、timing closure、IR/EM、PV、ECO 与 tapeout 支持。
- 任职要求
- 熟悉 ICC2/Fusion Compiler/Innovus/PrimeTime/Calibre/ICV 等工具；有流片经验优先。
IC 验证工程师
负责模块级和系统级验证环境建设，提升设计质量和项目交付确定性。
- 岗位职责
- 搭建 UVM 验证环境、开发 test case、维护回归、覆盖率收敛、定位并推动 bug 修复。
- 任职要求
- 熟悉 SystemVerilog/UVM、仿真调试和脚本语言；理解常见总线协议者优先。
芯片技术顾问
面向客户项目提供架构评估、实现策略、风险控制和交付管理建议。
- 岗位职责
- 客户需求分析、PPA/工艺/工具方案评估、项目计划制定、关键风险评审和技术沟通。
- 任职要求
- 具备芯片项目交付经验，熟悉前端或后端流程；表达清晰，有客户沟通经验优先。
Document Center
文档中心
公开工具手册可直接查看，无需登录；EDA User Guide、PD 知识库及其他内部资料仍通过登录后统一查阅。
Contact
让我们讨论你的下一个芯片项目。
欢迎发送项目需求、技术问题、合作方向或招聘简历。我们会根据事项类型安排进一步沟通。
www.universalchipstudio.com
上海 · 面向全球合作